Xilinx SOC_IRONWOOD_FF900 PCIE-Karte

Produktname: Xilinx FF900 PCIE-Karte
Branche: Kommunikationsprodukte
Kompatible Systeme:
Hauptchip: SOC_IRONWOOD_FF900+TC358749XBG+DDR3_128MX16BIT+M88E1111+UCD9248PFC.
Plattentyp: Computerhauptplatine
Anwendungsbereich: Datenakquise
Pin Anzahl: 5153
Schichten: 16
Plattendicke: 2.0mm
Größe: 266.7*139.7mm
Leitungsbreite und -abstand: 3/4mil
Anzahl der Bauelemente: 510 Stück

Tags:

Details

Produktname:	Xilinx FF900 PCIE-Karte
Branche:	Kommunikationsprodukte
Kompatibles System:
Haupt-Chips:	SOC_IRONWOOD_FF900+TC358749XBG+DDR3_128MX16BIT+M88E1111+UCD9248PFC
Platine Typ:	Computer-Hauptplatine
Anwendungsbereich:	Datenerfassung
Pin-Anzahl:	5153
Schichten:	16
Plattendicke:	2.0mm
Größe:	266.7*139.7mm
Leiterbahn-Breite und -Abstand:	3/4mil
Bauteile Anzahl:	510 Stück
Design-Herausforderungen:	1. Die Schichtstruktur verwendet HDI-Strukturen, ohne STUBS, keine Rückbohr-Design erforderlich; 2. Signalübertragungsrate 30GB/S, Signalqualität und Störungen müssen berücksichtigt werden; 3. Um die Qualität hochfrequenter Signale zu gewährleisten, wird das Stromversorgungsmodul auf der linken Seite des Rahmens platziert; verschiedene Stromversorgungen auf der Platine, eingeschränkte seitliche Kanäle; Plus die Einschränkung bei der Platzierung von Hochgeschwindigkeits-Signalbohrungen, der Stromversorgungskanal ist noch begrenzter, eine vernünftige Planung der Stromversorgungsebenen, Vorrang für Hauptstromwege zur Sicherstellung des Stromflusses; sicherstellen, dass hochfrequente Signale ausreichend Abstand zu anderen Signalen haben, dann die Schicht als Stromversorgung nutzen;blicken auf das Hochfrequenzsignal, das eine vollständige Erdungsebene als Referenz benötigt, andere wichtige Signale sollten ebenfalls die volle Referenz haben und dann einen Teil der mittleren Erdungsebene als Stromversorgungsebene abtrennen, um den Stromfluss zu gewährleisten; 4. Strikte Kontrolle von Leiterbahn-Abständen, gleich lang; 5. FPGA verwendet Blind- und eingelassene Löcher; 6. Die Verdrahtung von DDR, USB, Ethernet, PCIE, SATA, RS485 und HDMI erfolgt alles mit Differenzsignalschaltung und zur Impedanzanpassung wird ein Übereinstimmungswiderstand zwischen den differenziellen Leitungen der Empfangsseite hinzugefügt.

FF900 Chip-Funktionsstrukturdiagramm:

FF900 BGA Pin Definition

Teil-Schaltplan:

ByPass-Kondensator

HDMI

LCD

Ethernet

Teil-Layout-Detailansicht

1: Die Anordnung von FPGA und DDR3 wird strikt nach den Entwicklungsstandards für die Hardware bearbeitet, um Datenübertragungsanomalien zu vermeiden.

2: MCU und SDA7123 müssen Impedanzdesign und Signalsynchronisation berücksichtigen.

3. PCB-Stromspannungswerte sind relativ niedrig, die Hauptkreis Spannungen sind 5V, 3.3V, 2.5V, 1.2V, 1.8V, 1.0V usw. Bei ausreichendem Stromfluss trotzdem den maximalen Flächenbedarf einhalten und die Anzahl der Lagenwechselbohrungen erhöhen, um einen gewissen Spielraum zu lassen, um Überhitzung durch Designprobleme zu vermeiden; deshalb ist der Stromversorgungsbereich auf der linken Seite der PCB konzentriert.

4. Um Signalinterferenzen zwischen den Übertragungsebenen zu vermeiden, ist das Layout der Hochgeschwindigkeits-Signalbohrungen (L2,L4,L6,L8,L11,L13,L15) auf sechs Schichten für die Signallagerschaltungen trotzdem verboten.

Xilinx SOC_IRONWOOD_FF900 PCIE-Karte

FF900 Chip-Funktionsstrukturdiagramm:

FF900 BGA Pin Definition

Teil-Layout-Detailansicht

PCB-Simulationsbild:

Verwandte Produkte